按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
比或电容值等最坏情况设计参数方面也很重要。
2）确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求
典型的图形单元可能包括制造中所用的各块掩膜精确套准所需的对准标志，把各个电
路从晶圆切下来的划片间距以及供压焊封装用的压焊点尺寸。
以上两点要求均反映在版图的几何设计规则文件中。
3）定义设计人员设计时所用的电参数的范围
通常，这些电参数中包括晶体管增益、开启电压、电容和电阻的数值等，均反映在版
图的电学设计规则文件中。
一个仅仅满足了几何设计规则的版图不一定就是能够工作或者是满足电路性能指标
的。大量版图的设计与元器件的参数和电路的性能相关。因此，版图设计的另一个重要方
面是电学规则。最终，设计的版图所对应的电路必须与原始设计和模拟时所采用的电路在
表示连接关系的拓扑信息和元器件参数完全一致。
146
…………………………………………………………Page 595……………………………………………………………
15。2 版图设计的基本步骤
利用版图编辑工具设计版图的基本步骤如下：
①运行版图编辑工具，建立版图文件。
②在画图窗口内根据几何参数值调用元器件和子单元的版图。
③在不同的层内进行元器件和子单元之间的连接。
④调用DRC程序进行设计规则检查，修改错误。
⑤调用电路提取程序提取版图对应的元件参数和电路拓扑。
⑥与分析阶段建立的电路图文件结合进行版图与电路图对照分析，即LVS
（Layout…vs…Schematic）。
⑦存储版图文件，供今后修改和重用。
15。3 版图设计的注意事项
在正式画版图之前，一定要先构思，也就是要仔细的想一想，每个管子打算怎样安排，
管子之间怎样连接，最后的电源线、地线怎样走。对于差分形式的电路结构，最好在版图
设计时也讲究对称，这样有利于提高电路性能。为了讲究对称，有时候需要把一个管子分
成两个，比如为差分对管提供电流的管子就可以拆成两个、四个甚至更多。差分形式对称
的电路结构，一般地线铺在中间，电源线走上下两边，中间是大片的元件。
当采用的工艺有多晶硅和多层金属时，布线的灵活性很大。一般信号线用第一层金属，
信号线交叉的地方用第二层金属，整个电路与外部焊盘的接口用第三层金属。但也不绝对。
比如说某一条金属线要设计允许通过的电流很大，用一条金属线明显很宽，就可以用两条
甚至三条金属线铺成两层甚至三层，流过每一层金属线上的电流就小了 1/2。层与层是通
过连接孔连接的，在可能的情况下适当增加接触孔数，可确保连接的可靠性。
输入和输出最好分别布置在芯片两端。例如，让信号从左边输入，右边输出，这样可
以减少输出到输入的电磁干扰。对于小信号高增益放大器，这一点特别重要，设计不当会
引起不希望的反馈，造成电路自激。
0。8mA / μm2
金属连线的宽度是版图设计必须考虑的问题。铝金属线电流密度最大为 ，
0。7μm 0。56mA / μm2 1。1μm
Metal1、Metal2（ 厚）的电流密度按 设计，Metal3（ 厚）按
0。88mA / μm2
设计。当金属中流过的电流过大时，在金属较细的部位会引起“电徙”效应
（金属原子沿电流方向迁徙），使金属变窄直到截断。因此，流过大电流的金属连线应该根
据需要设定宽度。
应确保电路中各处电位相同。芯片内部的电源线和地线应全部连通，对于衬底应该保
证良好的接地。
对高频信号，尽量减少寄生电容的干扰；对直流信号，尽量利用寄生电容来旁路掉直
流信号中的交流成分从而稳定直流。第一层金属和第二层金属之间，第二层金属和第三层
147
…………………………………………………………Page 596……………………………………………………………
金属之间均会形成电容。
对于电路中较长的走线，要考虑到电阻效应。金属、多晶硅分别有各自不同的方块电
阻值，实际矩形结构的电阻值只跟矩形的长度比有关。金属或多晶硅连线越长，电阻值就
越大。为防止寄生大电阻对电路性能的影响，电路中尽量不走长线。
MOS管的尺寸（栅长、栅宽）是由电路模拟时定下来的，画MOS管时应按照这些尺寸进
行。但是当MOS管的栅宽过大时，为了减小栅电阻和栅电容对电路性能的影响，需要减小每
个MOS管的栅宽，为达到所需的总栅宽可以采用并联的方式。另外，对于NMOS管，应当充分
保证其衬底接地，而PMOS管应当保证其衬底充分接高电平，特别是MOS管流过大电流时，应
该在管子周围形成隔离环进行保护。
电阻可以用不同的材料形成，可选择性很大，设计者可根据所需电阻值的大小，阻值
的精确度，电阻的面积等来确定选用何种电阻。对于电阻宽度，也需要考虑，保证可以流
过足够大的电流，防止电阻被烧坏。
整个电路的有效面积可能仅仅占整个芯片面积的很小一部分，因此对于芯片中的空闲
面积，可以尽量设计成电容，利用这些电容来旁路外界电源和减少地对电路性能的影响。
此外，还应注意以下几点：
①力求层次化设计。即按功能将版图划分为若干子单元，每个子单元又可能包含若干
子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法
大大减少了设计和修改的工作量，且结构严谨、层次清晰。
②图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不
仅可减小版图的数据存储量，而且使版图一目了然。
③设计者在构思版图结构时，除要考虑版图所占的面积、输入和输出的合理分布、减
小不必要的寄生效应之外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），
并力求版图美观大方（利用适当空间添加标识符）。
版图设计中还有众多注意要点和技巧，需要版图设计者通过实践进行体会、总结和掌
握。
15。4 九天版图设计工具简介
设计管理器（Design Manager，缩写为DM）是九天（Zeni4）系统的总控模块。它对设
计库、设计单元、设计视图等进行统一管理。它集成了原理图编辑器（Schematic Editor）
和版图编辑器（Layout Editor）两大支柱工具，同时也包含了库列表编辑器（Library Path
Editor）、工艺管理器（Technology Center）、原理图自动转换为版图工具（Netlist To
Layout）、数据交换工具（Edif…In/Edif…Out 等）等多种辅助设计工具。该系统主要由四
个设计模块组成：设计管理模块ZeniDM（Zeni Design Manager）、设计输入与仿真验证模块
ZeniSE（Zeni Schematic Editor）、版图设计ZeniPDT模块（Zeni Physical Design Tools）、
版图验证模块ZeniVERI&ZeniHVeri（Zeni Verification &Zeni Hierarchical Verification）
和支持混和信号硬件描述语言的仿真器Verilog…AMS。这些模块覆盖了从原理图输入到生成
最终版图的模拟集成电路设计全过程，设计管理器对这些工具的完美集成使整个设计过程
变的既快捷又轻松。
148
………………………………………