按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
ASK 频率调制率 0 32 kHz
电源电压 V 2。0 4 V
CC
输出时钟频率 f 0/128 MHz
VCO 频率范围 310 330 MHz
PLL 回路带宽 250 kHz
高电平 1。7 V
控制信号
低电平 0。25 V
待机模式 Is…off 350 nA
电流消耗
发射模式 I 3。7 8。5 11。6 mA
s
工作温度 TA …40 85 ℃
1。12。3 芯片封装与引脚功能
T5753 采用 TSSOP8L 封装，封装形式如图 1。12。1 所示。各引脚功能如下。
图 1。12。1 T5753 的封装形式
引脚 1：CLK ； 时钟信号输出，为微控制器提供时钟信号，输出频率为f XTAL/4 。
引脚 2 ：PA_ENABLE ，功率放大器导通开关（功率放大器使能控制），用于ASK 调制。
…………………………………………………………Page 752……………………………………………………………
第1 章 射频发射器芯片原理与应用电路设计 ·81 ·
引脚 3 ：ANT2 ，天线输出级的发射极。
引脚 4 ：ANT1 ，天线输出级的集电极（OC ）。
引脚 5：XTAL ，外接晶振。
引脚 6 ：VS ，电源电压。
引脚 7 ：GND，地。
引脚 8：ENABLE ，使能控制输入。
1。12。4 内部结构与工作原理
T5753 内部结构框图如图 1。12。2 所示。芯片内包含射频功率放大器（PA ）、晶体振荡器
（
XTO ）、压控振荡器（VCO ）、相频检波器（PFD ）、分频器（f /4 、f /64 ）、充电泵（CP ）、电
源控制电路（Power up/down ）等电路。锁相环（PLL ）合成器由压控振荡器（VCO ）、分频
器、相频检波器、充电泵和回路滤波器（LF ）组成。
图 1。12。2 T5753 内部结构框图
压控振荡器（VCO ）被锁定在32 ×f XTAL ，频率为 315MHz 的发射器需要一个9。8438MHz
的晶体振荡器，频率为 915MHz 的发射器需要一个 14。2969MHz 的晶体振荡器。锁相环（PLL ）
和压控振荡器（VCO ）所有外围元件都是集成的。
XTO 是一个串联谐振的振荡器，外部元件只需要一个电容和一个晶振串联到地即可。
在锁相环被锁定和时钟输出稳定之前，晶体振荡器和锁相环需要小于 3ms 的稳定时间。
而在 CLK 提供给微控制器时钟信号并且射频功率放大器（PA ）被接通之前，必须有一段不
小于 1ms 的等待时间。
射频功率放大器是集电极开路的输出，传送的是电流脉冲，而这个电流几乎完全取决于
负载阻抗。因此发射输出功率是由负载阻抗来控制的。这种输出匹配方式使得发射器能简单
…………………………………………………………Page 753……………………………………………………………
·82 · 射频集成电路芯片原理与应用电路设计
地匹配到任何天线或 50Ohm的负载。当用 3V 电源供电时，在 315MHz 的最佳的负载阻抗即
Z= （255＋j192 ）Ohm时，功率放大器可得到高的电源效率。
当 ENABLE 端和 PA…ENABLE 端都为低电平时，电路处于待机状态，此时只消耗很小的
电流（350 nA ），因此一个锂电池就能提供好几年的电源。当ENABLE 端变为高电平，XTO 、
PLL 和 CLK 导通。如果 PA…ENABLE 端维持在低电平，PLL 和 XTO 工作，CLK 输出时钟信
号，VCO 锁定在 32 倍的 XTO 频率上。
当 ENABLE 端和 PA…ENABLE 端变为高电平，PLL 、XTO 、CLK 和功率放大器导通工
作。通过控制 PA…ENABLE 端，功率放大器能接通和关断，这可用来进行 ASK 调制。
ASK 发射：当 ENABLE 端为高电平时，T5753 被激活，PA…ENABLE 端必须维持不小于
4ms 的低电平，之后CLK 端能给微控制器提供时钟，输出功率就能通过 PA…ENABLE 端来调
制。当发射完后 PA…ENABLE 端被切换到低电平，T5753 被转换回待机状态，ENABLE 端变
为低电平。
FSK 发射：当 ENABLE 为高电平时，T5753 被激活，PA…ENABLE 维持低电平不小于 4ms
之后，CLK 时钟信号能给微控制器提供时钟，功率放大器导通且PA…ENABLE 变为低电平，
芯片进入 FSK 调制状态，利用微控制器控制在 XTAL 端的负载电容和接地电容的通断，能改
变锁相环的基准频率。开关闭合时的输出频率低于开关断开时的输出频率。发射完成后，
PA…ENABLE 端切换到低电平，T5753 被转换回待机状态，ENABLE 端为低电平。如图 1。12。3
所示，使用 C =8。2pF ±2％ 、C =10pF ±5％，开关两端的 C =3pF ±10％，在晶振两边的分
4 5 switch
布电容为 C =C =1pF ±10％，晶振的并联电容为 C =3。2pF ±10％，晶振的容抗
STRAY1 STRAY2 0
CM=13pF ±10％。FSK 频偏的典型值为±21。5kHz ，最大频偏为±16。8kHz～±28。0kHz 。
图 1。12。3 FSK 调制示意图
功率匹配和功率调节：输出功率是由天线的负载阻抗决定的。当负载阻抗在 315MHz 时
为 Z= （255＋j192 ）Ohm，则得到最大功率输出。对于 VS 必须有个低阻抗的通道来提供直流电
流。
功率放大器上的 0。53pF 的输出电容是由输出阻抗来补偿，功率放大器的传输电流脉冲为
7。7mA，要得到最大的输出功率，则最佳的负载电阻应为 ZLOAD= （255＋j192 ）Ohm。这个负载
阻抗为 T5753 的ANT1 、ANT2 端的匹配网络的阻抗。保持 192Ohm并联电阻的虚部不变，降低
其实部阻值；就能降低输出功率。
功率的测量可以由图 1。12。4 所示的电路来完成。注意，元件的值必须变化以补偿不同的
印制板的寄生值，直到 T5753 能得到合适的负载电阻值：ZLOAD= （255＋j192 ）Ohm。同时用来
测量输出功率的电缆线的阻抗也必须校准。
…………………………………………………………Page 754………………………………………………