按键盘上方向键 ← 或 → 可快速上下翻页，按键盘上的 Enter 键可回到本书目录页，按键盘上方向键 ↑ 可回到本页顶部！
————未阅读完？加入书签已便下次继续阅读！
引脚VDDRF 和 VSSRF 分别是发射器电路的电源供给端和接地端。这些电源脚与微控制
器的电源供给脚 VDD 和 VSS 是相互独立的。
…………………………………………………………Page 699……………………………………………………………
·28 · 射频集成电路芯片原理与应用电路设计
图 1。4。2 rfPIC12F675F/K/H 发射器电路方框图
发射器的晶体振荡器（本振）是一个 COLPITTS 振荡器，它提供 PLL 的基准频率，并且
与 PICmicro 微处理器的振荡器是相互独立的。XTAL 脚上接外部振荡器或 AC 模拟基准信号。
发射频率是由晶振频率确定的，公式如下：
f transmit=f XTAL ×32
rfPIC12F675F/K/H 晶体振荡器能够实现ASK 操作，ASK 方式外接晶体振荡器与电容器
的电路如图 1。4。3 所示。电容器 C1 调节电路的容量，将晶振频率设置在设定的频率上。
rfPIC12F675F/K/H 通过控制石英晶体振荡器的振荡频率实现 FSK 操作，电路图如图1。4。4
所示。电容 C1 和 C2 实现 FSK 调制。当 DATAFSK=1 时，FSKOUT 为高阻抗状态，只有 C1
对晶振起作用，发射频率为f MAX ；当 DATAFSK=0 时，FSKOUT 与 VSSRF 接地，电容 C1
和 C2 并联，发射频率为f MIN 。
图 1。4。3 ASK 方式外接晶体振荡器与电容器 图 1。4。4 FSK 方式外接晶体振荡器与电容器
选择一组理想的 C1 和 C2 值来确定中心频率和频率偏差。电容 C1 确定f MAX 而电容 C1
和 C2 并联值确定了f MIN 。
发射器中心频率（f C ）确定如下：
f C= （f MAX＋f MIN ）/2
发射器的频率偏差确定如下：
…………………………………………………………Page 700……………………………………………………………
第1 章 射频发射器芯片原理与应用电路设计 ·29 ·
f = （f MAX…f MIN ）/2
表1。4。2 典型发射中心频率和频率偏差例（433 MHz ，FSK 模式）
C2=1 000 pF C2=100pF C2=47pF
C1 （pF ） 频率（MHz）/偏差（kHz） 频率（MHz）/偏差（kHz） 频率（MHz）/偏差（kHz）
22 433。612/34 433。619/27 433。625/21
33 433。604/25 433。610/19 433。614/14
39 433。598/20 433。604/14 433。608/10
47 433。596/17 433。601/11。5 433。604/8
68 433。593/13 433。589/9 433。600/5。5
100 433。587/8 —— ——
时钟输出（CLKOUT ）信号可作为微控制器的输入或其他外围电路的稳定基准频率。但
不能把 CLKOUT 信号连接到 PICmicro 微处理器 OSC1 的输入，因为 PICmicro 微处理器当
没有时钟信号时就不能工作，此时发射器的振荡器也不能工作。石英晶体振荡器有一个四分
频电路，在应用中需要稳定的基准频率时，把 CLKOUT 脚连接到 GP2/T0CK1 端输入上，并
且使用 TIMER0 模块。CLKOUT 的电压幅值由在CLKOUT 脚上的充电电容决定 （2V ，5pF ）。
发射器采用充电泵 PLL 电路，充电泵 PLL 电路比典型电压相位检波器有更多的优点：
无限制的引入范围和稳定的相位零点，并且允许使用低成本和低噪声的无源回路滤波器。
在设计回路滤波器时应主要考虑回路的带宽，相位裕度和阻尼系数。选择一个窄的回路
带宽可以得到较低的激励电平，但也会降低锁定时间。同理，选择一个宽的回路带宽可得到
较快的锁定时间，但又会产生较高的激励电平。相位裕度它是衡量 PLL 稳定性的标准。典型
的回路滤波器的相位裕度应在 30 °～70 °之间。阻尼系数决定自然频率的包络线。
PLL 的输出给功率放大器（PA ）。PA 的集电极开路的差动输出可直接驱动闭环天线
（
ANT1 、ANT2 ），也可以经过一个阻抗匹配网络改变成单端输出。引脚 ANT1 和 ANT2 为
集电极开路输出，它们必须通过负载上拉到 VDDRF 。PA 的差动输出应该匹配一个 1 kOhm的负
载电阻。当匹配不合理时会导致过度的干扰和谐波辐射。发射输出电压可以通过改变
PS/DATAASK 脚的电压（V ）调节，可调节在 ＋2dBm 到 …12dBm 中的六个等分值之间。
PS
ASK 功率选择电路如图 1。4。5 所示，FSK 的功率选择电路如图 1。4。6 所示。在 FSK 的操作中，
PS/DATAASK 脚只能作为电压选择脚（PS ）使用。PA/DATAASK 脚的功能为开启或关断 PA 。
分压网络上的 R1 和 R2 是确定 V （功率选择电压），以此达到选择发射器的输出功率。假如
PS
想得到最大发射器输出功率可以把引脚 GP0 和 PA/DARAASK 直接连接起来。表 1。4。3 列出
了R1 和 R2 在 ASK 和 FSK 模式下的典型值。
图 1。4。5 ASK 功率选择电路 图 1。4。6 FSK 功率选择电路
…………………………………………………………Page 701……………………………………………………………
·30 · 射频集成电路芯片原理与应用电路设计
表1。4。3 功率选择
发射器输出功率 发射器操作电流 功率选择电压 ASK FSK
/dBm /mA V /V R1/kOhm R2/kOhm R2/kOhm
PS
＋2 11。5 ≥2。0 2。4 4700 ≥75
…1 8。6 1。2 6。8 4700 56
…4 7。3 0。9 11 4700 47
…7 6。2 0。7 15 4700 39
…10 5。3 0。5 2。4 4700 27
…12 4。8 0。3 4。3 4700 15
注意：1。 V 是 PS/DATAASK 脚上的实际电压。
PS
2。 功率选择电路包含内部 20 uA 的电流源。为了确定当发射 DATAASK=0 （VSSRF ）时的输出功率为最小，请选择 R2
的值使在它上面�