按键盘上方向键 ← 或 → 可快速上下翻页,按键盘上的 Enter 键可回到本书目录页,按键盘上方向键 ↑ 可回到本页顶部!
————未阅读完?加入书签已便下次继续阅读!
+LD=0。016U TOX=14N
。MODEL PMOSl PMOS VTO=…0。7 KP=50U GAMMA=0。57 LAMBDA=0。05 PHI=0。8
+MJ=0。5 MJSW=0。35 CGBO=700P CGSO=220P CGDO=220P CJ=560U CJSW=350P
+LD=0。014U TOX=14N
。ENDS
。op
*。tf v(3) vi1
。dc VIN+ …0。005 0。005 100u
。print dc v(5)
。ac dec 10 1 10MEG
。print ac vdb(5) vp(5)
*。dc VIN+ …2。5 2。5 0。1
*。iplot v(5)
*。tran 0。05u 5u 0 10n
*。print v(5) v(1)
。end
13。4。1 开环特性的仿真
采用如图 13…3 所示的电路图可以成功的仿真出折叠共源共栅运算放大器的开环特性。
136
…………………………………………………………Page 585……………………………………………………………
图 13…3 开环增益测试图
1)开环传输特性的仿真
折叠共源共栅运算放大器的同相输入端加上直流扫描电压,从…2。5V扫到 2。5V,其直
流传输特性如图 13…4 所示。
图 13…4 折叠共源共栅运算放大器的开环传输特性分析
从图 13…4 中可以看出电压的正向摆幅为 1。8V,负向摆幅为…2。2V。
2)开环传递函数频率响应
对于折叠共源共栅运算放大器的交流特性,我们从运算放大器的开环幅频、相频响应
方面进行分析。
图 13…5 折叠共源共栅运算放大器的幅频分析
137
…………………………………………………………Page 586……………………………………………………………
图 13…6 折叠共源共栅运算放大器的相频分析
从图 13…5 中可以看出,该运算放大器的开环电压增益为 77dB,约为 7000 V/V,大于
5000 V/V,GB为 11MHz,满足设计要求。从图 13…6 中可以看出,该运算放大器的相位裕度
为 90O左右,大于600 ,满足设计的要求。
13。4。2 闭环特性分析
采用如图 11…7 所示的电路图可以成功的仿真出折叠共源共栅运算放大器的闭环特性。
图 13…7 运算放大器的闭环特性测试图
1)输入共模特性仿真
图 13…8 折叠共源共栅运算放大器的输入共模特性
从图 13…8 中可以看出,当折叠共源共栅运算放大器的同相输入端加上直流扫描电压,
138
…………………………………………………………Page 587……………………………………………………………
从…3。0V扫到 3。0V时,最小输入共模电压为…1。5V,最大输入共模电压为 2。5V,达到了设计
要求。
2)单位增益瞬态响应
通过测试我们得到运算放大器的瞬态特性为:
图 13…9 折叠共源共栅运算放大器的瞬态特性
由图 13…9 可以明显看出,在一定的输入脉冲条件下,电路的输出摆率约为 20V/us,
大于 10 V/us,满足设计要求。
13。4。3 结果汇总
以上是对具体的性能的仿真测试图及仿真结果,整个折叠共源共栅运算放大器的性能
总结如表 13…3 所示:
表 13…3 折叠共源共栅运算放大器的性能参数
性能参数 仿真结果 性能参数 仿真结果
相位裕度 700 开环增益(低频) 5910 V/V
输出电压 …2。5V~2。5V 共模输入范围 …1。8V~2。5V,
GB 10MHz 输出信号 单端输出
压摆率 26V/us 直流功耗 1。875mW
139
…………………………………………………………Page 588……………………………………………………………
第 14 章 运算放大器工程设计
设计一款工程用运算放大器,考虑多级运算放大器设计的指标与结构之间的关系以及
运算放大器的设计思路。
14。1 设计指标
设计一个驱动容性负载的CMOS运算放大器作为缓冲放大器使用,其具体的指标为:
相位裕度: 600 负载电容: 60PF
开环增益(低频): 85dB 共模输入范围: …1。5V~2。5V
输出电压: …3V~3V(CL only) 电源电压: Vdd=…Vss=5V
压摆率: 3V/us 直流功耗 : 2MHz 输出信号: 单端输出
共模抑制比: CMRR》80dB
14。2 放大器结构的确定
1、根据增益要求确定放大器的最小级联数
由于单级CMOS放大器的电压增益通常为 20-60dB,根据所提出的设计指标,其增益要
求不小于 85dB,因此至少需要两级放大器级联。
2、根据所需驱动电容负载确定运算放大器的输出级
由于要求该放大器驱动大电容负载(60pF),并实现缓冲放大,所以采用源极跟随器作
为输出级,以避免负载对前一级增益的影响。
由以上两点可以初定运算放大器为三级级联结构。
基本结构定下来后,则需对所要求达到的具体指标进行初步分配,其分配原则是:
①由于运算放大器要求的共模输入范围大,即体现在对第一级放大器要求共模输入范
围大,而根据分析可知,该级放大器的增益不能很高(共模输入与增益是一对矛盾体),所
以第一级的增益设计为 30~40dB。
②由于输出级(第三级放大器)设计为源极跟随器,其增益为 1,为了实现总的增益
要求,第二级的增益要求达到 60~70dB。
另外,为了实现缓冲放大,使放大器能稳定工作,在电路中采用RC补偿,并为了实现
片内补偿的要求。利用密勒补偿方法,以减小补偿电容和电阻值。
3、具体电路形式
进行电路设计之前,必须先确定所选工艺,假定所采用的为N阱CMOS工艺。
(1)输入级的确定
由于该放大器要求在工作电源为±5V时,其共模输入范围要达到±3V,因此第一级放大
器(输入级)只能采用最简单的差分放大器。
由于采用的是N阱CMOS工艺,则采用PMOS管作为差分输入对管就可避免其衬底偏置效
应,而采用PMOS管作为输入对管还可减小放大器的噪声,因此在本设计中输入级�